数字芯片EDA点工具以及国内外公司汇总

数字芯片作为芯片领域种类和功能繁多的一类芯片，设计和验证基本都要依赖EDA工具，手搓数字芯片那是不可能的，自媒体手搓CPU的各种视频看看就好，真正要在科技浪潮中设计并成功制造出一款高科技的数字芯片，需要用到20多种EDA工具，每一种EDA的研发以及应用都要经过无数次的实际项目的迭代，所以国产数字EDA工具链才这么难产，下面来介绍一下数字EDA的工具链条，想在这一领域创业的小伙伴也可以了解一下这一类工具作用。

1. 数字芯片架构设计的EDA工具

工具作用：用于芯片的高层次设计和架构规划，帮助设计师确定芯片的整体结构和功能模块划分。这一类的工具在ESL阶段作用比较大，尤其是处理器以及SOC相关的大型芯片，顶层的规格设计验证起很大作用，但市场容量确实有限。Synopsys有相关的工作做一些支撑，但这个方面更多的考验架构工程师的架构功底以及软件功底。

2.RTL代码规则检查以及跨时钟域CDC检查EDA工具

工具作用：检查RTL代码是否符合设计规则，检测跨时钟域的潜在问题，确保设计的可靠性和稳定性。在数字芯片领域，时钟是绕不开的话题，尤其对于高级数字芯片，时钟更是重中之重。Synopsys的Spyglass是一款高级设计规则检查工具，专用于在早期设计阶段进行一致性检查和复杂时域一致性分析（CDC）。国产代表性EDA公司主要是阿卡思微电子已成功推出两款形式验证工具，可用于RTL代码的规则检查和跨时钟域CDC检查。

3.数字芯片功能前仿真验证EDA工具

工具作用：对芯片设计进行功能仿真，验证设计是否满足预期的功能需求。

国外代表性EDA公司：Synopsys的VCS Simulator支持SystemVerilog、UVM等验证语言，适用于大规模SoC设计的快速仿真。Cadence的Xcelium提供高性能的仿真和验证能力，支持大规模SoC设计。Siemens EDA的QuestaSim是基于ModelSim的高级Verilog和VHDL仿真工具。国产这一类代表性EDA公司主要是合见工软和芯华章研发新一代EDA软件，支持数字芯片的功能前仿真验证。但是其性能和可靠性还有待市场进一步验证。

4.FPGA原型验证EDA工具

工具作用：将设计映射到FPGA器件中进行原型验证，帮助设计师快速验证设计的功能和性能。

国外代表性EDA工具主要有Synopsy的Haps以及Cadence的Protium还有Siemens EDA的Pro-FPGA，提供自己综合以及分割工具，结合Vivado等工具，用于FPGA设计和原型验证。国产的FPGA原型验证供应商主要包括合见工软、思尔芯以及无锡亚科鸿禹专注于FPGA原型验证，帮助将RTL设计快速移植到FPGA平台进行验证。

5.逻辑综合EDA工具

工具作用：将高级语言描述（如Verilog、VHDL）转换为门级网表，进行逻辑优化和综合。

Synopsys的Design Compiler是这一领域当之无愧的综合工具之王，几乎所有的综合相关工作的工程师都用DC综合，主要将高级语言描述转换为门级网表的工具，支持高性能和低功耗设计。此外，Cadence也有相关工具，国内的EDA工具的话，华大九天、雷娜科技可提供数字电路逻辑综合EDA工具，支持逻辑综合。

6.波形查看以及调试EDA工具

工具作用：用于查看仿真波形，调试设计代码，追踪信号路径以及分析覆盖率等。

Synopsys的Verdi是广泛应用于芯片验证和调试的自动化工具。另外Cadence的Incisive也提供丰富的调试功能，如波形查看、信号追踪和时序分析等。国产化的公司主要有合见工软、芯华章、亚科鸿禹等公司也在积极开发此类EDA工具。

7.硬件仿真加速器EDA工具

工具作用：将RTL可综合代码映射到实际的硬件，从而提升大规模SoC的加速仿真过程，提高验证效率，适用于大规模SoC设计的快速验证。

Cadence的Palladium系列硬件仿真加速器，是这一领域的王牌产品，提供快速的仿真和验证能力。另外Synopsys的Zebu系列硬件仿真平台合Siemens EDA的Veloce也是。国产化的公司主要有合见工软、芯华章、亚科鸿禹上海思尔芯以及国微集团等公司也在积极开发此类EDA工具。

8.静态时序分析STA的EDA工具

工具作用：验证设计是否满足时序要求，分析数字芯片设计中的关键路径的时序，确保芯片在预期的时钟频率下正常工作。

Synopsys的PrimeTime是这一类别的王者，用于验证设计是否满足时序要求，支持大规模集成电路的时序分析。另外Cadence的Tempus Timing Signoff Solution提供快速且准确的时序分析。国产EDA的行芯科技合华大九天提供静态时序分析功能的工具。

9.形式化验证EDA工具

工具作用：通过数学方法证明设计的功能正确性，确保设计满足预期的规格。

最常用的是Synopsys的Formality用于等价性检查，确保设计的功能正确性，Cadence的Conformal支持复杂的等价性检查和功能验证。国产工具的话，阿卡思微电子已推出形式验证工具，用于验证设计的功能正确性。还有芯华章研发新一代EDA软件，支持形式化验证功能。

10.逻辑等价性验证工具

工具作用：验证设计的不同阶段或不同版本之间的逻辑等价性，确保修改后的设计与原设计功能一致。

Synopsys的Formality是常用的逻辑等价性验证工具。Cadence的Conformal也可用于逻辑等价性验证。阿卡思微电子提供形式验证工具，可用于逻辑等价性验证。芯华章研发新一代EDA软件，支持逻辑等价性验证功能。

11.可测性设计DFT工具

工具作用：在设计中插入测试结构，提高芯片的可测试性，便于后续的测试和故障诊断。

Siemens EDA的DFT工具是这一领域最受欢迎的工具，但这些年Synopsys和Cadence也开发了同类产品争夺这一市场。国产EDA的话，有一家叫玖熠半导体的，主打DFT。

12.布图规划EDA工具

工具作用：在芯片的物理设计阶段，对芯片的布局进行规划，确定各个模块的位置和连接关系。Synopsys的IC Compiler II支持高性能、低功耗设计，适用于复杂SoC。Cadence的Innovus Implementation System提供从布局到布线的全流程解决方案。国产的EDA暂时还没听说哪一家能做这件事情并且可商业用途，如果读者有这方面的信息欢迎评论区补充。

13.时钟树综合EDA工具

工具作用：自动综合时钟树，优化时钟信号的分布，确保时钟信号的稳定性和时序性能。

Synopsys的IC Compiler II和Cadence的Innovus Implementation System也具备时钟树综合功能。国产这一领域也是空白吧。

14.布局布线EDA工具

工具作用：将逻辑设计映射到芯片的实际物理版图中，进行布局和布线，确保电路能够正常工作。

Synopsys的IC Compiler II和Cadence的Innovus Implementation System是物理实现的主流工具，物理实现中包含布局布线。国产也是空白。

15.时序收敛（Sign-Off）EDA工具

工具作用：在设计的最后阶段，对时序进行最终的检查和确认，确保设计满足所有的时序约束。

西门子的Calibre是这一领域的王者，这得益于西门子在和代工厂之间的合作非常多，所以这一工具做的很好，另外，Synopsys的PrimeTime是常用的时序签核工具。Cadence的Tempus Timing Signoff Solution也用于时序收敛。国内数字领域，暂时还没有什么公司，因为涉及的芯片制程太多了。

16.做ECO的EDA工具

工具作用：在设计的后期，对设计进行工程变更（ECO），快速修复设计中的问题，减少迭代成本。

Synopsys提供ECO解决方案，如IC Compiler II支持ECO功能。Cadence的Innovus Implementation System也支持ECO操作。国产EDA公司奇捷科技推出EasyECO工具，可自动修正芯片逻辑功能。

17.寄生参数提取（PEX）工具

工具作用：提取寄生电阻和电容等参数，用于时序和信号完整性分析，确保设计的物理实现符合预期。

Synopsys的StarRC是常用的寄生参数提取工具。Cadence的Quantus QRC提供详细的寄生参数提取和分析。国产数字芯片领域，寄生参数提取EDA工具几乎空白，但是在模拟领域华大九天已经做的非常出色了。

18.功耗分析EDA工具

工具作用：分析芯片的功耗情况，帮助设计人员优化芯片的功耗性能。

Synopsys的PrimePower是功耗分析工具。Cadence的PowerPro提供详细的功耗评估和优化建议。国产EDA公司英诺达提供数字电路设计EDA功耗分析工具。

19.电源电压降分析（IR-Drop）EDA工具

工具作用：分析芯片的电源电压降情况，确保芯片在工作时电源供应的稳定性。

Synopsys提供IR-Drop分析工具，如StarRC等。Cadence也有有相应的IR-Drop分析解决方案。这一类的工具要和Fab产线有深度合作。

20.版图和网表对比分析（LVS）EDA工具

工具作用：将版图与网表进行对比分析，确保版图与设计的网表一致，没有错误或遗漏。

西门子EDA的Calibre nmPlatform支持DRC和LVS检查。Synopsys的IC Validator也提供LVS检查功能。这一类的工具要和Fab产线有深度合作。

21.设计规则检查（DRC）EDA工具

工具作用：检查设计是否符合制造工艺的设计规则，避免在制造过程中出现工艺问题。

Siemens EDA的Calibre nmPlatform是常用的DRC工具。Synopsys的IC Validator支持复杂的DRC检查。这一类的工具要和Fab产线有深度合作。

22.可制造性设计（DFM）EDA工具

工具作用：确保设计具有良好的可制造性，减少制造过程中的缺陷和成本。

Siemens EDA提供DFM解决方案，如Calibre RealTime等。Synopsys和Cadence也有相关的DFM工具支持。这一类的工具要和Fab产线有深度合作。

创芯大讲堂数字芯片课程推荐