台积电3nm制程节点逐渐步入正轨：N3P按计划2024

台积电（TSMC）在2023年第四季度开始量产了第二代3nm工艺，也就是N3E，进一步推进了3nm制程节点的量产计划。此前有报道称，随着越来越多的客户在3nm制程节点下单，所占的收入比例也会不断提高，预计2024年3nm制程节点将占台积电收入的20%以上。

据TomsHardware报道，台积电在近日举办的2024欧洲技术研讨会上，宣布第三代3nm工艺，也就是N3P，将在2024年下半年进入大规模量产阶段。经过了量产初期的挣扎后，台积电的3nm制程节点已逐渐步入正轨。

目前市场上唯一采用N3E工艺的芯片是苹果的M4，相比于采用N3B工艺的M3，不但增加了晶体管的数量，还提高了运行的频率，效果看起来相当不错。台积电表示，目前N3E工艺的产量和良品率都非常好，可以看到客户的产品有着很好的表现，同时也增强了其他潜在客户选择投产的信心。

N3E在N3B基础上做了简化，减少了EUV光罩层数，从25层减少到21层，降低了生产成本，并提升了产量和良品率。N3P作为增强型工艺，在N3E基础上有额外的提升，在相同功率下，性能可提高5%，或者相同频率下降低5%-10%的功耗，密度为N3E的1.04倍。

此外，N3P保持了与N3E的IP模块、设计工具和兼容性，使其成为开发人员一个具有吸引力的选择。这种连续性确保了大多数新的芯片设计（流片）可以N3E过渡到N3P，从而利用后者更强的性能以及更好的成本效益。